硬件工程师培训教程(四)

二、AMD 阵营

在CPU 市场的多年较量中,与Intel 始终相执不下的就是CPU 芯片的另一霸主——同是美国公司的AMD 了。从K5 起,AMD 就一 直致力于与Intel 争夺在低端应用领域的市场份额。

1 .A M D K5

代号:5K86

发布时间:1996 年

核心频率:75 ~133MHz

总线频率:50 ~66MHz

CPU 核心电压:3.52V

制造工艺:0.35 μm

晶体管数目:430 万个

芯片面积:181mm 2

缓存容量:24KB L1 Cache(16KB 数据Cache 、8KB 指令Cache)

接口类型:Socket 7

K5 是AMD 公司第一块自行设计的处理器,时钟频率有90MHz 、100MHz 、120MHz 等几款。AMD 也采用

P-Rating 系统,该系统本身就是与Cyrix 协作开发出来的。尽管K5 的浮点运算能力比6x86 稍强一些,但也好不到哪里去。同时由于K5 的时钟频率比不上Cyrix,所以它在CPU 市场并不成功。但是1 年以后,分别比90 、100 和116.66MHz 更快的120 、133 和166MHz AMD P-Rating 处理器又杀了回来。由于推出的时间较晚,因此刚一推出就面临着被Intel 公司淘汰出局的悲惨命运。

2 .A M D K6

发布时间:1997 年

核心频率:166 ~300MHz

总线频率:66MHz

CPU 核心电压:2.9 ~3.2V

I/O 电压:3.3V

制造工艺:0.35 ~0.25 μm

晶体管数目:880 万个

芯片面积:68/162mm 2

缓存容量:64KB L1 Cache

指令内置:MMX 多媒体指令集

接口类型:Socket 7

这是AMD 公司并购NexGen 公司之后制造的第一代K6 处理器,性能基本达到了低频P Ⅱ处理器的水平,缺点是发热量较大。K6 和Cyrix 6x86/MX 性能相当。第一代1 6 6 M Hz 和200MHz K6 处理器的内核电压是2 .9V,输入/输出电压为3.3V,而第二代2 33 、2 66 和3 0 0 M Hz 的K6 都为3 .2V 。A MD K6 和C y r i x 6 x 8 6 MX 的整数运算能力接近3 年前的P e n t i u m P ro,但它们的浮点运算速度仍然不快。

3 .A M D K 6 -2

代号:Chomper

发布时间:1998 年

核心频率:266 ~550MHz

总线频率:66 ~100MHz

CPU 核心电压:2.2V

制造工艺:0.25 μm

晶体管数目:930 万个

芯片面积:68mm 2

缓存容量:64KB L1 Cache

指令内置:3 D N o w!指令集、M MX 多媒体指令集

接口类型:Socket 7

K6-2/3DNow!采用了和K6 一样的内核,支持MMX 指令和 3DNow!指令。随着DirectX 和 OpenGl 等应用程序接口提供对 3DNow!的支持,K6-2 处理器在游戏和图形应用领域的表现比其上一代产品有了质的提高。

4 .A M D K 6 -3

代号:Sharptooth(利齿)

发布时间:1999 年

核心频率:350 ~550MHz

总线频率:66/100MHz

CPU 核心电压:2.2V/2.4V

CPU I/O 电压:3.3V

制造工艺:0.25 μm

晶体管数目:2130 万个

芯片面积:135mm 2

缓存容量:64KB L1 Cache 、256KB L2 Cache

指令内置:3 D N o w!指令集、MMX 多媒体指令集

接口类型:Socket 7

K6-3 是AMD 公司最后一款支持Super 7 架构的CPU,其特点是内置了256KB 全速L2 Cache(超过新赛扬的128KB),并持主板上的512KB ~2MB 三级Cache,支持MMX 和3DNow!指 令集,性能不错,但成品率较低,与上一代产品相比价格 偏贵。

5 .A M D A t h l on

代号:K7

发布时间:1999 年

核心频率:500MHz 以上

总线频率:200MHz

CPU 核心电压:1.6(K7 核心)或1.7V/1.8V(K75 核心)

制造工艺:0.18/0.25 μm

晶体管数目:2130 万个

芯片面积:120mm 2

缓存容量:128KB L1 Cache 、512KB ~8MB L2 Cache

指令内置:3DNow!指令集、MMX 多媒体指令集、部分SSE 指令

接口类型:Slot A

AMD Athlon 采用了E V6 总线架构,可以上到2 0 0 M Hz 的 外频,同样支持M MX 指令集和3 D N o w!指令集。为了在C PU 上集成更多的缓存,A MD 不得不从Socket 架构转变到S l ot 架构。集成在CPU 电路板上的L 2 C a c he 最大可达到8 MB 。

Athlon 有两种规格,一种采用0.25 μm 工艺制造,使用K7 核心,工作电压为1 .6V,缓存速度为内核速度的一半。另 一种采用0 .18 μm 工艺制造,使用K75 核心,缓存速度为 内核速度的1/3 或2/5,工作电压为1 .7V 或1 .8V 。AMD 的 Slot A 架构与Intel 的Slot 1 架构在物理上完全兼容,但电气性能不兼容,因此,用户不能在P e n t i u m Ⅱ主板上安装A t h l on,反之亦然。

Athlon 处理器还采用大容量缓存提高性能,在CPU 核心中集成了128KB 一级缓存,其容量为Pentium

Ⅱ处理器的4 倍,而二级缓存则采用类似Intel Xeon 的配置,标准版本的二级缓存为512KB,工作在处理器主频速度一半的状态下。A t h l on 还具备3 个并行的超标量结构,在一个时钟周期中可以处理比Pentium Ⅲ更多的指令。

除了上述C PU 市场的两大霸主外,几年来,由于众多的厂商都看好C PU 芯片这个市场,于是便有了以下的内容。

三、非I ntel 、AMD “I nsi de ”一派

1 .C y r i x 6 x 8 6 /6 x 8 6L

发布时间:1995 年

核心频率:100 ~150MHz

总线频率:50 ~75MHz

CPU 核心电压:3.3V/3.52V(6x86)/2.8V(6x86L)

I/O 电压:3.3V/3.52V(6x86)/3.3V(6x86L)

制造工艺:0.65 μm(6x86)/0.35 μm(6x86L)

晶体管数目:300 万个

缓存容量:16KB L1 Cache

接口类型:Socket 7

美国Cyrix 公司是第一家胆敢与P e n t i u m P ro 一较高低的公司,就像其将CPU 命名为6 x 86 一样, 多少有点瞒天过海的味道,这是试图超越I n t el 高性能处理器的第一次尝试。不幸的是,6 x 86 并没 有击败P e n t i u m P ro 。汲取了以前的教训,C y r ix 决定改变它的市场策略,转而用6x86 与P e n t i um 竞争。6x86 的运行速度比同频率的P e n t i um 要快一个级别,如时钟频率为1 3 3 M Hz 的6x86 与166MHz 的P e n t i um 相当。也因为这个成就,C y r ix 和A MD 让用户们明白了在较慢的时钟频率下,处理器的 速度可以更快。于是,一种名为“P -R a t i ng ”(性能评级)的处理器评级系统出现了(也是后来AMD 公 司所采用的方式)。

“P-Rating ”简单衡量了6 x 86 处理器相对于Pentium 的性能。133MHz 的6x86 之所以叫做“Cyrix

6x86 P166 ”,是因为它的速度和Pentium 166 相差无几。但6x86 的浮点运算能力很差,6x86 P166

的浮点能力仅与Pentium 90 相当。

由于6 x 86 的发热量很大,所以C y r ix推出了一款采用双电压设计的6 x 8 6L,核心电压为2 .8V, 大大降低了发热量。不过6x86 和6 x 8 6L 都存在一定的兼容性问题,有些软件需要安装特定的补丁程序才能正常运行。在 I n t el 推出P e n t i um MMX 以后,Cyrix 也推 出了6x86MX,其整数 性能在当时是最高 的,但浮点运算能力 依然没有多大改观。

2.Cyri x M Ⅱ 发布时间:1998 年

核心频率:225 ~300MHz

总线频率:66 ~100MHz

CPU 核心电压:2.8V

I/O 电压:3.3V

制造工艺:0.35 ~0.25 μm

晶体管数目:650 万个

缓存容量:64KB L1 Cache

接口类型:Socket 7

在推出6x86后,为了进一步与Pentium MMX 争夺市场,Cyrix沿用C y r i x 6 x 8 6 MX 的设计模式,生产出了名叫 C y r i x M Ⅱ的新型处理芯片。从6 x 86 到M Ⅱ的变化,不仅在于其M MX 指令集的改变,整个处理器 的设计工艺也有所变化。如果配合Cyrix 专用的散 热芯片和风扇,M Ⅱ不再烫得可怕,同时F PU (F l o a t P o i n t U n it,浮点运算单元)的性能也大 幅提高了。但它的总体性能仍比P e n t i u m M MX 低, 甚至在A M D K6 之下。

3.Cyri x Medi aGX 发布时间:1997 年

核心频率:120 ~233MHz

总线频率:60 ~66MHz

晶体管数目:240 万个

缓存容量:16KB L1 Cache

C y r i x M e d i a GX处理器由于将声音、PCI 控制、I/O和图像处理整合于一体,直接焊在主板上, 使得成本相当低廉。虽然C y r i x M e d i a GX 开了整合处理器的先河,但市场反响平淡。

4.Wi nChi p C6

发布时间:1997 年

核心频率:180 ~240MHz

总线频率:60 ~75MHz

电压:3.3V/3.52V(单电压)

制造工艺:0.35 μm

晶体管数目:540 万个

缓存容量:64KB L1 Cache

指令内置:MMX 多媒体指令集

接口类型:Socket 7

IDT(Integrated Device Technology,集成设备技术)公司开发了一款名为WinChip C6 的处理器。这款处理器体积小、售价低、耗电量少,却能完成当时典型处理器所能完成的工作。I DT W i n C h i p C6 瞄准了1000 美元以下台式机市场和2000 美元以下笔记本市场。W i n C h ip 的工作频率在 1 8 0 M Hz 以上,当然也包括了新的M MX 指令集。W i n C h ip 采用了R I S C(精简指令集计算)设计。尽管指令简单,性能却不差。通过使用大容量片内缓存和缓存及转换索引表(T L B)算法,提高了内存的使用效率,缓解了系统总线的瓶颈问题。W i n C h i p C6 最大的缺点就是浮点运算能力不强。

在相同时钟频率下进行浮点运算时,WinChip C6 的FPU 远不及P e n t i um 的速度快。由于MMX性能取决于F PU 性能,所以它仍然落后于P e n t i um 。1998 年5 月,I DT 又发布了W i n C h i p 2 和WinChip 2 -3D,在W i n C h ip 的基础上改进了MMX 单元并加强了浮点运算能力,两者的区别是后者带有3 D N o w!指令集。I DT 处理器的一大特点是发热量很小。

(0)

相关推荐

  • 硬件工程师培训教程(十四)

    4.SiS 芯片组 (1)SiS 5591 SiS 5591 芯片组由北桥SiS 5591 和南桥SiS 5595 组成。支持1MB L2 Cache 、3 组168pin DIMM(最大768MB) ...

  • 硬件工程师培训教程(六)

    第三节 CPU 的相关指标 在深入了解了C PU 的架构和生产过程后,接下来我们看看C PU 的工作原理和相关指标。 CPU 的工作原理简单地说就像是一个工厂对产品的加工过程:进入工厂的原料(指令), ...

  • 硬件工程师培训教程(七)

    第六节 新款CPU 介绍 一、I ntel 公司的新款C P U 1 .P Ⅲ C o p p e r m i n e(铜矿)处理器 2000 年最惹人注目的莫过于Intel 公司采用0.18 微米工 ...

  • 硬件工程师培训教程(二)

    第二节 计算机的体系结构 台计算机由硬件和软件两大部分组成。硬件是组成计算机系统的物理实体,是看得见摸得着的部分。从大的方面来分,硬件包括CPU(Central Processing Unit ——中 ...

  • 硬件工程师培训教程(一)

    第一章 计算机硬件系统概述 要想成为一名计算机硬件工程师,不了解计算机的历史显然不行。在本书的第一章中,我们将带你走进计算机硬件世界,去回顾计算机发展历程中的精彩瞬间。 第一节 计算机的发展历史 现代 ...

  • 硬件工程师培训教程(十)

    第二节 主板的结构特点 主板结构规范也就是指主板上各种元器件的布局和排列方式。不同的板型通常要求不同的机箱与之相配套,各主板结构规范之间的差别包括尺寸大小、形状、元器件的放置位置和电源供应器等。目前常 ...

  • 硬件工程师培训教程(八)

    二、AM D 公司的新款C P U 1 .D u r on 处理器 D u r on 的研发代号为S p i t f i r e(烈火),其中文名字叫钻龙。D u r on 一词源于拉丁语“durar ...

  • 硬件工程师培训教程(三)

    第一节 CPU 的历史 CPU 从最初发展至今已经有20 多年的历史了,这期间,按照其处理信息的字长,C PU 可以分为 4 位微处理器、8 位微处理器、16 位微处理器、32 位微处理器以及64 位 ...

  • 硬件工程师培训教程(十三)

    2.AMD 芯片组 (1)AMD 640/750 芯片组 AMD 早期的640 是针对其K6 处理器专门优化设计的芯片组。由于 是根据VIA 的Apollo VP2/97 芯片组的核心逻辑 ,专门就K ...