Xilinx ISE软件的使用2-仿真
在新建工程，输入RTL代码后，下面进行的是代码的语法检查，综合，功能仿真的工作。
操作方法
- 01
代码撰写完之后，进行检查语法错误，双击Check Syntax
- 02
双击 Synthesis–XTS,进行综合，得到资源使用，频率等分析结果。
- 03
添加Testbench准备进行动态仿真。在你的.v文件上右击->New Source，新建testbench
- 04
1.先点中Simulator选项2.在New Source中的选项卡点击之后的对话框中，选择Verlog Test Fixture（这时候不是verilog model了）,并输入测试的文件名
- 05
双击behavior CheckSyntax 进行语法错误的检查（针对Testbench）
- 06
双击simulate Behavior Model,开始仿真的过程
- 07
得到仿真结果。
赞 (0)